FPGA基本知识

由 发布 于 九 月 20 日 2026-09-20 分类: 编程开发 标签: 编辑

基本流程

综合

把代码设计翻译成电路

布局布线

把电路映射到芯片上

比特流

把映射关系写到一个比特流文件

下载到芯片

把比特流文件下载到芯片

常用名词

锁相环 PLL（Phase Locked Loop）

使输出信号的相位和输入参考信号的相位保持同步（锁定），同时还能实现频率的倍增，分频，调制或者解调等功能。

集成逻辑分析仪ILA（Integrated Logic Analyzer）

ILA IP核是Xilinx用于调试的重要工具，它能实时捕获和分析FPGA内部的信号，帮助工程师验证设计功能，定位时序问题，和逻辑错误

采样定律

采样时钟要比被采样的信号频率大两倍，这样采集的信号才不会失真

仿真

Xinlix的 FPGA做仿真的时候时钟从0开始，否则容易出一些问题，这是一个隐蔽问题

always begin
    clk=0;
    #10
    clk=1
    #10     
end

☑️正确

always begin
    clk=1;
    #10
    clk=0
    #10     
end

❌错误示范

文档信息

版权声明：可自由转载（请注明转载出处）-非商用-非衍生

发表时间：2026年9月20日 11:12